Copyright © 2024. Marcombo, S.A.. All rights reserved.

Contenido

Presentación

PARTE 1. Familias lógicas

1. Puertas lógicas TTL
- 1.1 Introducción
- 1.2 Estructura de una puerta TTL NAND de dos entradas
- 1.3 Cargabilidad de salida de una puerta inversora TTL
  - 1.3.1 Estimación analítica
  - 1.3.2 Análisis mediante PSpice
- 1.4 Características de transferencia
  - 1.4.1 Puerta inversora TTL estándar
  - 1.4.2 Puerta inversora (CI 7404)
  - 1.4.3 Puerta NAND (CI 7400)
- 1.5 Entradas flotantes en puertas TTL
  - 1.5.1 El riesgo potencial de las entradas flotantes
  - 1.5.2 ¿Qué hacer con las entradas no utilizadas?
- 1.6 Caracterización temporal
  - 1.6.1 Parámetros característicos
  - 1.6.2 El oscilador en anillo
- 1.7 Componentes
- 1.8 Verificación experimental
  - 1.8.1 Obtención de las tablas de verdad
    - 1.8.1.1 Función lógica NOT (inversión)
    - 1.8.1.2 Función lógica NAND
    - 1.8.1.3 Función lógica NOR
  - 1.8.2 Cargabilidad de salida
    - 1.8.2.1 Estimación de la resistencia de salida de un dispositivo
  - 1.8.3 Características de transferencia de un inversor
    - 1.8.3.1 Característica de transferencia vs(ve)
    - 1.8.3.2 Característica de transferencia ie(ve)
  - 1.8.4 Entradas flotantes en una puerta NAND (CI 74x00)
  - 1.8.5 Caracterización temporal: oscilador en anillo
- 1.9 Ejercicios y cuestiones de refuerzo

2. Puertas lógicas CMOS
- 2.1 Introducción
- 2.2 Estructura de una puerta CMOS NAND de dos entradas
- 2.3 Cargabilidad de salida de una puerta CMOS NAND
  - 2.3.1 Consideraciones preliminares
  - 2.3.2 Análisis mediante PSpice

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.

Copyright © 2024. Marcombo, S.A.. All rights reserved.

2.3.2.1 Caso de estudio 1
2.3.2.2 Caso de estudio 2
2.3.2.3 Caso de estudio 3
2.3.2.4 Cargabilidad del CI 4011B
2.4 Características de transferencia
2.5 Entradas flotantes en puertas CMOS
2.6 Componentes
2.7 Verificación experimental
2.7.1 Cargabilidad de salida
2.7.2 Características de transferencia de un inversor CMOS
2.7.2.1 Característica de transferencia vs(ve)
2.7.2.2 Característica de transferencia ie(ve)
2.7.3 Entradas flotantes en una puerta NAND (CI 4011B)
2.8 Ejercicios y cuestiones de refuerzo

PARTE 2. Lógica combinacional

3. Decodificador binario básico de 2 a 4
3.1 Introducción
3.2 Decodificador binario básico de 2 a 4
3.2.1 Decodificación con salidas activas a nivel alto
3.2.2 Decodificación con salidas activas a nivel bajo
3.3 Simulación
3.3.1 Decodificación con salidas activas a nivel alto
3.3.2 Decodificación con salidas activas a nivel bajo
3.4 Componentes
3.5 Verificación experimental
3.5.1 Decodificación con salidas activas a nivel alto
3.5.2 Decodificación con salidas activas a nivel bajo
3.6 Ejercicios y cuestiones de refuerzo

4. Síntesis óptima de circuitos combinacionales
4.1 Introducción
4.2 Síntesis en forma de suma de productos (AND-OR)
4.3 Síntesis en forma de producto de sumas (OR-AND)
4.4 Síntesis de dos niveles NAND-NAND
4.5 Síntesis de dos niveles NOR-NOR
4.6 Síntesis multinivel con puertas NAND de dos entradas
4.7 Análisis transitorio: fenómenos aleatorios
4.7.1 Tipos de fenómenos aleatorios
4.7.2 Fenómenos aleatorios de función
4.7.3 Eliminación de fenómenos aleatorios
4.8 Simulación
4.8.1 Análisis en régimen permanente
4.8.2 Análisis transitorio
4.9 Componentes
4.10 Verificación experimental

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.

Copyright © 2024. Marcombo, S.A.. All rights reserved.

4.11 Ejercicios y cuestiones de refuerzo

5. Codificador binario básico de 4 a 2

5.1 Introducción
5.2 Codificador binario básico de 4 a 2 sin prioridad
5.2.1 Codificación con entradas activas a nivel alto
5.2.2 Codificación con entradas activas a nivel bajo
5.3 Codificador binario básico de 4 a 2 con prioridad
5.3.1 Codificación con entradas activas a nivel alto
5.3.2 Codificación con entradas activas a nivel bajo
5.4 Simulación
5.4.1 Circuitos codificadores de 4 a 2 sin prioridad
5.4.1.1 Codificación con entradas activas a nivel alto
5.4.1.2 Codificación con entradas activas a nivel bajo
5.4.2 Circuitos codificadores de 4 a 2 con prioridad
5.4.2.1 Codificación con entradas activas a nivel alto
5.4.2.2 Codificación con entradas activas a nivel bajo
5.5 Componentes
5.6 Verificación experimental
5.6.1 Codificación sin prioridad y entradas activas a nivel bajo
5.6.2 Codificación con prioridad y entradas activas a nivel bajo
5.7 Ejercicios y cuestiones de refuerzo

6. Circuitos comparadores, de paridad y conversores de código

6.1 Introducción
6.2 Circuitos aritméticos comparadores
6.3 Circuito generador y circuito detector de paridad
6.4 Circuitos conversores de código
6.5 Simulación
6.5.1 Circuito comparador
6.5.2 Circuito generador de paridad
6.5.3 Circuitos conversores de código
6.6 Componentes
6.7 Verificación experimental
6.7.1 Circuito comparador
6.7.2 Circuito generador de paridad
6.7.3 Circuitos conversores de código
6.8 Ejercicios y cuestiones de refuerzo

7. Decodificador binario de 2 a 4 con control de polaridad

7.1 Introducción
7.2 Decodificador binario básico de 2 a 4 con control de polaridad
7.2.1 Tres síntesis distintas con puertas NAND de dos entradas
7.2.2 Síntesis con puertas NAND de cualquier número de entradas
7.2.3 Síntesis basada en puertas XOR
7.3 Simulación
7.4 Componentes

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.

Copyright © 2024. Marcombo, S.A.. All rights reserved.

7.5 Verificación experimental
7.6 Ejercicios y cuestiones de refuerzo

8. Detección de números primos con multiplexores
8.1 Introducción
8.2 Diseño de un detector BCD de números primos
8.2.1 Síntesis mediante puertas lógicas
8.2.2 Síntesis mediante un multiplexor 16:1
8.2.3 Síntesis mediante un multiplexor 8:1
8.2.4 Síntesis alternativa mediante un multiplexor 8:1
8.3 Diseño de un detector de números primos de 4 bits
8.3.1 Síntesis mediante puertas lógicas
8.3.2 Síntesis mediante un multiplexor 16:1
8.3.3 Síntesis mediante dos multiplexores 8:1
8.3.4 Síntesis alternativa mediante un multiplexor 8:1
8.4 Simulación
8.4.1 Detectores BCD de números primos con multiplexor
8.4.1.1 Síntesis mediante un multiplexor 16:1
8.4.1.2 Síntesis mediante un multiplexor 8:1
8.4.1.3 Síntesis alternativa mediante un multiplexor 8:1
8.4.2 Detectores de números primos de 4 bits con multiplexor
8.4.2.1 Síntesis mediante un multiplexor 16:1
8.4.2.2 Síntesis mediante dos multiplexores 8:1
8.4.2.3 Síntesis alternativa mediante un multiplexor 8:1
8.5 Componentes
8.6 Verificación experimental
8.7 Ejercicios y cuestiones de refuerzo

9. Sumador completo y sumador binario en paralelo
9.1 Introducción
9.2 Circuito semisumador
9.3 Circuito sumador completo
9.4 Implementaciones de un sumador completo
9.4.1 Síntesis de dos niveles AND-OR mediante PAL
9.4.2 Síntesis de dos niveles NAND-NAND
9.4.3 Dos síntesis de seis niveles con puertas básicas
9.4.4 Síntesis de cuatro niveles con puertas NAND de tres entradas
9.4.5 Síntesis de dos niveles basada en puertas XOR y NAND
9.4.6 Síntesis de tres niveles basada en puertas XOR y NAND
9.5 Sumador binario en paralelo con acarreo serie
9.6 Simulación
9.6.1 Semisumador
9.6.2 Sumador completo
9.6.3 Sumador binario en paralelo de 4 bits con acarreo en serie
9.6.3.1 Propagación del acarreo y retardo asociado
9.7 Componentes
9.8 Verificación experimental

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.

Copyright © 2024. Marcombo, S.A.. All rights reserved.

9.8.1 Semisumador
9.8.2 Sumador completo
9.8.3 Sumador binario en paralelo de 2 bits con acarreo en serie
9.9 Ejercicios y cuestiones de refuerzo

10. Unidad aritmética de 4 bits en complemento a dos
10.1 Introducción
10.2 Diseño de una unidad aritmética de 4 bits en C_2
10.2.1 El sumador 74x283
10.2.2 La puerta XOR como solución para implementar la resta
10.2.3 El detector de desbordamiento
10.2.4 Unidad aritmética completa
10.3 Simulación
10.3.1 Módulo sumador
10.3.2 Módulo sumador/restador
10.3.3 Unidad aritmética con detector de desbordamiento
10.4 Componentes
10.5 Verificación experimental
10.5.1 Módulo sumador
10.5.2 Módulo sumador/restador
10.5.3 Unidad aritmética con detector de desbordamiento
10.6 Ejercicios y cuestiones de refuerzo

PARTE 3. Lógica secuencial síncrona

11. Generación de señal de reloj con circuitos astables
11.1 Introducción
11.2 Diseño de un multivibrador astable con puertas lógicas
11.3 Diseño de un multivibrador astable con el 555
11.4 Simulación
11.5 Componentes
11.6 Verificación experimental
11.7 Ejercicios y cuestiones de refuerzo

12. Contador de rizo módulo 8 con biestables T
12.1 Introducción
12.2 Dos implementaciones de un contador de rizo
12.2.1 Contador módulo 8 diseñado con biestables J – K
12.2.2 Contador módulo 8 diseñado con biestables D
12.3 La problemática de los estados espurios
12.4 Simulación
12.4.1 Respuesta del contador diseñado con biestables J – K
12.4.1.1 Filtrado de los estados espurios mediante registro
12.4.2 Respuesta del contador diseñado con biestables D
12.4.2.1 Filtrado de los estados espurios mediante registro
12.5 Componentes
12.6 Verificación experimental

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.

Copyright © 2024. Marcombo, S.A.. All rights reserved.

12.7 Ejercicios y cuestiones de refuerzo

13. Contador de rizo módulo 8 con el 74x90

13.1 Introducción
13.2 Diseño de un contador módulo 8 con el 74x90
13.3 La problemática de los estados espurios
13.4 Simulación
13.4.1 Secuencia de estados del contador módulo 8
13.4.2 Filtrado de los estados espurios mediante registro
13.4.3 Decodificación de estados con el 7448
13.5 Componentes
13.6 Verificación experimental
13.7 Ejercicios y cuestiones de refuerzo

14. Contador síncrono reversible módulo 4 con biestables J – K

14.1 Introducción
14.2 Diseño de un contador síncrono reversible módulo 4
14.3 Simulación
14.3.1 Implementación del diseño con el CI 7473
14.3.1.1 Entrada de control S constante
14.3.1.2 Cambio de nivel lógico de S con señal de reloj en estado bajo
14.3.1.3 Cambio de nivel lógico de S con señal de reloj en estado alto
14.3.1.4 Conclusiones
14.3.2 Implementación del diseño con el CI 74LS73A
14.4 Componentes
14.5 Verificación experimental
14.6 Ejercicios y cuestiones de refuerzo

15. Contadores síncronos con el 74x163

15.1 Introducción
15.2 Diseño de contadores con el 74x163
15.2.1 Contador en modo de carrera libre (módulo 16)
15.2.2 Contador módulo 13 con la secuencia 0,1,…,12
15.2.3 Contador módulo 12 con la secuencia 3,4,…,14
15.2.4 Contador módulo 146 con la secuencia 0,1,…,145
15.3 Simulación
15.3.1 Contador en modo de carrera libre (módulo 16)
15.3.2 Contador módulo 13 con la secuencia 0,1,…,12
15.3.3 Contador módulo 12 con la secuencia 3,4,…,14
15.3.4 Contador módulo 146 con la secuencia 0,1,…,145
15.4 Componentes
15.5 Verificación experimental
15.6 Ejercicios y cuestiones de refuerzo

16. Segundero digital con contadores modulares

16.1 Introducción
16.2 Tres diseños de un segundero con contadores síncronos
16.2.1 Combinación de dos 74x163

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.

Copyright © 2024. Marcombo, S.A.. All rights reserved.

16.2.2 Combinación de un 74x162 y un 74x163
16.2.3 Combinación de un 74x162 y un 74x161
16.3 Simulación
16.4 Componentes
16.5 Verificación experimental
16.5.1 Contador módulo 10 (unidades del segundero)
16.5.2 Contador módulo 6 (decenas del segundero)
16.5.3 Segundero digital completo
16.6 Ejercicios y cuestiones de refuerzo

17. Decodificación de los estados de un contador
17.1 Introducción
17.2 Decodificación de contadores modulares
17.2.1 Decodificación de un contador asíncrono
17.2.2 Decodificación de un contador síncrono
17.3 Riesgo de interferencias en las líneas decodificadas
17.3.1 Eliminación del riesgo de interferencias en la decodificación
17.3.1.1 Habilitación desfasada del decodificador
17.3.1.2 Filtrado mediante registro
17.3.1.3 Decodificación directa con un contador en anillo
17.4 Simulación
17.4.1 Decodificación de contadores 74x90 con dispositivos 74x138
17.4.2 Decodificación de contadores 74x163 con dispositivos 74x42
17.4.3 Eliminación del riesgo de interferencias en la decodificación
17.4.3.1 Habilitación desfasada del decodificador
17.4.3.2 Filtrado mediante registro
17.5 Componentes
17.6 Verificación experimental
17.7 Ejercicios y cuestiones de refuerzo

18. Registro de desplazamiento de 4 bits con biestables D
18.1 Introducción
18.2 Diseño de un registro de desplazamiento de 4 bits
18.3 Simulación
18.3.1 Entrada serie y salida en paralelo
18.3.2 Entrada en paralelo y salida en paralelo
18.4 Componentes
18.5 Verificación experimental
18.6 Ejercicios y cuestiones de refuerzo

19. Generador de números seudoaleatorios
19.1 Introducción
19.2 Generador seudoaleatorio de 3 bits
19.3 Generador seudoaleatorio de 4 bits
19.4 Simulación
19.4.1 Generador seudoaleatorio de 3 bits
19.4.2 Generador seudoaleatorio de 4 bits

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.

Copyright © 2024. Marcombo, S.A.. All rights reserved.

19.5 Componentes
19.6 Verificación experimental
19.6.1 Generador seudoaleatorio de 3 bits
19.6.2 Generador seudoaleatorio de 4 bits
19.7 Ejercicios y cuestiones de refuerzo

20. Diseños con el registro de desplazamiento 74x194
20.1 Introducción
20.2 Diseño secuencial basado en el 74x194
20.2.1 Carga e inhibición
20.2.2 El contador en anillo
20.2.3 El contador Johnson
20.2.4 Comunicación serie
20.3 Simulación
20.3.1 Carga e inhibición
20.3.2 Contador en anillo
20.3.2.1 Comunicación serie
20.3.3 Contador Johnson
20.3.3.1 Comunicación serie
20.4 Componentes
20.5 Verificación experimental
20.5.1 Carga e inhibición
20.5.2 Contador en anillo y comunicación serie
20.5.3 Contador Johnson y comunicación serie
20.6 Ejercicios y cuestiones de refuerzo

21. Autómatas de estados finitos de Mealy y de Moore
21.1 Introducción
21.2 Diseño secuencial según los modelos de Mealy y de Moore
21.2.1 Especificaciones
21.2.2 Diseño según el modelo de Mealy
21.2.3 Diseño según el modelo de Moore
21.3 Simulación
21.3.1 Autómata de estados finitos de Mealy
21.3.2 Autómata de estados finitos de Moore
21.4 Componentes
21.5 Verificación experimental
21.6 Ejercicios y cuestiones de refuerzo

PARTE 4. Lógica secuencial asíncrona

22. Biestables asíncronos
22.1 Introducción
22.2 Tres tipos de biestables asíncronos
22.2.1 Biestable asíncrono sin entradas
22.2.2 Biestable asíncrono S – R
22.2.3 Biestable asíncrono $\overline{S}$ – $\overline{R}$

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.

Copyright © 2024. Marcombo, S.A.. All rights reserved.

22.3 Simulación
22.3.1 Biestable asíncrono S – R
22.3.1.1 Respuesta ante secuencias de entrada permitidas
22.3.1.2 Respuesta ante secuencias de entrada no permitidas
22.3.1.3 Determinación de la anchura de pulso mínima
22.3.2 Biestable asíncrono $\overline{S}$ – $\overline{R}$
22.3.2.1 Respuesta ante secuencias de entrada permitidas
22.4 Componentes
22.5 Verificación experimental
22.5.1 Biestable asíncrono sin entradas
22.5.2 Biestable asíncrono S – R
22.5.3 Biestable asíncrono $\overline{S}$ – $\overline{R}$
22.6 Ejercicios y cuestiones de refuerzo

23. Circuitos antirrebotes con biestables asíncronos
23.1 Introducción
23.2 La problemática de los rebotes en el diseño digital
23.3 El biestable asíncrono como circuito antirrebotes
23.3.1 Circuito antirrebotes NOR
23.3.2 Circuito antirrebotes NAND
23.3.3 Circuito antirrebotes NOT
23.3.4 Detección del acceso a un aparcamiento
23.4 Simulación
23.4.1 Funcionamiento del circuito antirrebotes NAND
23.4.2 Funcionamiento del circuito antirrebotes NOT
23.5 Componentes
23.6 Verificación experimental
23.6.1 Circuito antirrebotes NAND
23.6.2 Circuito antirrebotes NOT
23.7 Ejercicios y cuestiones de refuerzo

24. Cerradura digital de combinación
24.1 Introducción
24.2 Diseño de un detector de secuencia de modo pulso
24.2.1 Especificaciones
24.2.2 Diseño según el modelo de Mealy
24.3 Simulación
24.4 Componentes
24.5 Verificación experimental
24.5.1 Funcionamiento en ausencia de circuitos antirrebotes
24.5.2 Empleo de un biestable básico como circuito antirrebotes
24.5.3 Empleo de un biestable $\overline{S}$ – $\overline{R}$ como circuito antirrebotes
24.6 Ejercicios y cuestiones de refuerzo

25. Divisor de frecuencia asíncrono
25.1 Introducción
25.2 Diseño de un divisor de frecuencia por dos asíncrono

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.

Copyright © 2024. Marcombo, S.A.. All rights reserved.

25.2.1 Especificaciones
25.2.2 Diseño según el modelo de Moore
25.3 Simulación
25.3.1 Diseño con biestables asíncronos S – R
25.3.2 Diseño preliminar fallido basado en realimentación directa
25.3.3 Diseño correcto basado en realimentación directa
25.4 Componentes
25.5 Verificación experimental
25.5.1 Diseño con biestables asíncronos S – R
25.5.2 Diseño preliminar fallido basado en realimentación directa
25.5.3 Diseño correcto basado en realimentación directa
25.6 Ejercicios y cuestiones de refuerzo

PARTE 5. Aplicaciones de las funciones lógicas de uso común

26. Aplicaciones de la decodificación
26.1 Generación de minitérminos
26.2 Decodificación de líneas de dirección
26.2.1 Los circuitos de memoria y su capacidad de almacenamiento
26.2.2 Decodificación de direcciones de memoria en un computador
26.3 Decodificación de BCD a código de siete segmentos
26.4 Decodificación de los estados de un contador

27. Aplicaciones de la codificación
27.1 Gestión priorizada de interrupciones en un procesador
27.2 Codificación de un teclado numérico
27.3 Conversión analógico-digital: el convertidor flash
27.4 Codificación de vídeo digital en formato analógico

28. Detección de errores con circuitos de paridad
28.1 Los errores de transmisión y su detección
28.2 Transmisión en paralelo con bits de paridad
28.3 Transmisión en serie con bits de paridad
28.3.1 Comprobación de redundancia vertical
28.3.2 Comprobación de redundancia horizontal
28.3.3 Comprobación de redundancia bidimensional
28.4 Otras técnicas de detección de errores

29. Aplicaciones aritméticas de comparadores y sumadores
29.1 Selector aritmético con señal de control externa
29.2 El sumador completo en los circuitos multiplicadores
29.2.1 El multiplicador matricial
29.2.2 El multiplicador con acarreo reservado
29.2.3 Otros circuitos multiplicadores
29.3 La ALU como generalización del sumador modular
29.3.1 Tres circuitos ALU y sus prestaciones
29.3.2 La ALU en los computadores

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.

Copyright © 2024. Marcombo, S.A.. All rights reserved.

30. Aplicaciones de los contadores
30.1 Contador de pulsos en sistemas automatizados
30.2 Divisor de frecuencia
30.3 Reloj digital
30.4 El temporizador digital
30.5 Sintetizador digital de formas de onda
30.6 Medidor de frecuencia
30.7 El registro-contador en los computadores
30.7.1 El computador y su estructura interna
30.7.2 El contador de programa
30.7.3 El puntero de pila
30.7.4 El registro-contador de microprograma
30.7.5 El registro de cuenta de datos en los controladores DMA
30.7.6 El registro-contador CX de la arquitectura x86

31. Aplicaciones de los registros de desplazamiento
31.1 Lógica de interfaz en la transmisión de datos digitales
31.1.1 El papel del registro de desplazamiento en la codificación de voz
31.1.2 Tráfico de voz y datos en el bucle de abonado analógico
31.1.3 Revolución en el bucle de abonado: llega la fibra óptica
31.1.4 Transmisión serie síncrona
31.1.5 Transmisión serie asíncrona
31.2 Desplazamientos y rotaciones de bits
31.2.1 El desplazador combinacional básico
31.2.2 Desplazadores circulares
31.2.3 Instrucciones de desplazamiento en ensamblador
31.3 Establecimiento de un retardo en secuencias de bits
31.4 Generación de secuencias seudoaleatorias
31.4.1 Detección de defectos en circuitos lógicos
31.4.2 Fuentes de ruido blanco

32. Aplicaciones del multiplexado
32.1 Generación de funciones lógicas
32.2 Multiplexado de entradas analógicas en microcontroladores
32.3 Barrido multiplexado de visualizadores dinámicos
32.3.1 Barrido multiplexado con dispositivos lógicos de función fija
32.3.2 Barrido multiplexado implementado en un microcontrolador
32.3.3 Barrido multiplexado con circuitos digitales configurables
32.4 El multiplexado en la Red Telefónica Conmutada
32.4.1 Sistema de transmisión PCM-TDM de dos canales
32.4.2 Sistema de portadora digital T-1
32.4.3 Jerarquía multinivel en la RTC
32.4.4 Multiplexado y demultiplexado en redes ópticas de acceso
32.4.5 Un nuevo paradigma de redes y servicios de comunicaciones

PARTE 6. Introducción al prototipado de sistemas empotrados

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.

Copyright © 2024. Marcombo, S.A.. All rights reserved.

33. Estrategias para implementar un circuito digital
33.1 La lógica normalizada de función fija y sus limitaciones
33.2 El diseño lógico personalizado y su ámbito de aplicación
33.3 Visión general del diseño lógico semipersonalizado
33.3.1 Celdas normalizadas, celdas compiladas y macromódulos
33.3.2 Núcleos de propiedad intelectual (IP)
33.3.3 Implementación basada en matrices
33.3.3.1 Matrices de puertas
33.3.3.2 Matrices preconexionadas

34. Microcontroladores: fundamentos y plataformas de prototipado
34.1 Estructura y programación de microcontroladores
34.1.1 El microcontrolador y sus recursos internos
34.1.2 Organización del acceso a la memoria
34.1.3 El repertorio de instrucciones: arquitecturas CISC y RISC
34.1.4 Del código fuente al código máquina
34.1.5 El microcontrolador en los sistemas empotrados
34.2 Microcontroladores PIC de Microchip
34.2.1 Módulos electrónicos de programación
34.2.2 PICkit™ 1 Flash Starter Kit
34.2.3 Curiosity High Pin Count (HPC)
34.2.4 PIC18F47Q10 Curiosity Nano
34.2.5 MPLAB Xpress de propósito general
34.3 Microcontroladores en el ecosistema de Arduino
34.3.1 Arduino Diecimila y Arduino Duemilanove
34.3.2 Arduino UNO (versiones R1, R2 y R3)
34.3.2.1 Módulos de expansión: los escudos
34.3.3 Arduino Mega 2560
34.3.4 Arduino Due y el salto a los 32 bits
34.3.5 Arduino Nano 33 IoT
34.3.6 Arduino UNO R4
34.4 Microcontroladores MSP430 y C2000 de Texas Instruments
34.4.1 MSP-EX430G2 Launchpad
34.4.2 C2000™ DIMM100 Experimenter's Kit
34.5 Microcontroladores STM32 de STMicroelectronics
34.5.1 Blue pill
34.5.2 La familia de plataformas de prototipado STM32 Discovery
34.5.2.1 STM32VLDISCOVERY
34.5.2.2 STM32F4DISCOVERY
34.5.2.3 B-U585I-IOT02A Discovery kit
34.5.3 La familia de plataformas de prototipado STM32 Nucleo
34.5.3.1 Plataformas representativas de la serie STM32 Nucleo-64
34.5.3.2 Plataformas representativas de la serie STM32 Nucleo-144
34.6 Perspectivas de futuro para los microcontroladores

35. Circuitos FPGA: fundamentos y plataformas de prototipado
35.1 Estructura interna de los circuitos FPGA

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.

Copyright © 2024. Marcombo, S.A.. All rights reserved.

35.1.1 Arquitecturas multinivel en la lógica configurable
35.1.2 Módulos lógicos empotrados en un circuito FPGA
35.1.3 El reto del sincronismo
35.1.4 Organización de los bloques lógicos configurables
35.2 Lenguajes HDL para la simulación y la síntesis de circuitos
35.3 Circuitos FPGA de las familias Spartan-3E y Artix-7 de Xilinx
35.4 Circuitos FPGA de la familia Cyclone IV de Altera
35.5 Una aplicación en el ámbito de la electrónica industrial
35.6 Circuitos FPGA vs. microcontroladores

Apéndices

A. El laboratorio docente
A.1 Introducción
A.2 La placa de prototipos
A.3 La fuente de alimentación
A.3.1 Prestaciones y manejo
A.3.2 Cableado de la fuente con una carga genérica
A.3.3 Alimentación de la placa de prototipos
A.3.4 Desacoplo de la fuente de alimentación
A.4 El polímetro
A.5 El osciloscopio
A.5.1 El osciloscopio analógico HM303-6 de HAMEG Instruments
A.5.2 El osciloscopio digital MP720009 de Multicomp PRO
A.5.3 Sondas de medida para osciloscopio
A.5.4 El osciloscopio USB Analog Discovery 2 de DIgilent
A.6 El comprobador de circuitos integrados
A.7 Notas sobre los montajes experimentales
A.7.1 La instrumentación y su uso
A.7.2 Consejos prácticos
A.7.3 Componentes auxiliares
A.7.4 Errores comunes

B. Riesgos eléctricos
B.1 Introducción
B.2 La conexión a tierra
B.3 Severidad de una electrocución

C. Identificación de pines en circuitos integrados
C.1 Numeración de pines en un CI
C.2 Identificación de pines en puertas lógicas
C.3 Identificación de pines en otros dispositivos integrados

D. Identificación de terminales en componentes optoelectrónicos
D.1 Terminales de un led y de una barra de luz led
D.2 Terminales de un visualizador de siete segmentos

E. Identificación de terminales en componentes eléctricos

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.

Copyright © 2024. Marcombo, S.A.. All rights reserved.

E.1 Terminales de un potenciómetro rotatorio
E.2 Terminales de un condensador electrolítico
E.3 Terminales de un interruptor SPDT de palanca basculante
E.4 Terminales de un interruptor SPDT de actuador deslizante

F. Valores estándar de resistencias y condensadores
F.1 Código de colores para resistencias
F.2 Valores estándar de resistencias
F.3 Valores estándar de condensadores

G. Notas de simulación
G.1 Introducción
G.2 Guía rápida de PSpice
G.2.1 Creación de un proyecto
G.2.2 Dibujo de un circuito en la ventana de esquemáticos
G.2.3 Perfil de simulación y ejecución
G.3 El editor de modelos de PSpice
G.4 Conexión de un bus a un circuito
G.5 Vinculación de un estímulo a un bus
G.6 Inicialización de biestables
G.7 Ubicación de componentes en bibliotecas
G.7.1 Listado de todos los componentes utilizados
G.7.1.1 Fuentes de tensión y estímulos digitales
G.7.1.2 Semiconductores discretos
G.7.1.3 Dispositivos integrados con modelo de simulación
G.7.1.4 Dispositivos integrados sin modelo de simulación
G.7.1.5 Otros componentes

H. Notas sobre el álgebra de conmutación
H.1 Introducción
H.2 Postulados y teoremas del álgebra de conmutación
H.3 Funciones lógicas XOR y XNOR

I. Bibliografía
I.1 Monografías
I.2 Artículos de investigación
I.3 Información técnica de los fabricantes
I.3.1 Circuitos integrados de función fija (general)
I.3.2 Puertas lógicas
I.3.3 Decodificadores
I.3.4 Multiplexor
I.3.5 Generador de paridad
I.3.6 Sumador
I.3.7 Unidades aritmético-lógicas (circuitos ALU)
I.3.8 Temporizador
I.3.9 Biestables asíncronos
I.3.10 Biestables síncronos
I.3.11 Contadores

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.

Copyright © 2024. Marcombo, S.A.. All rights reserved.

I.3.12 Registros
I.3.13 Circuitos de memoria ROM y RAM
I.3.14 Microprocesadores
I.3.15 Microcontroladores
I.3.16 Placas de desarrollo basadas en microcontrolador
I.3.17 Lógica digital configurable (circuitos CPLD y FPGA)
I.3.18 Placas de desarrollo basadas en circuitos FPGA
I.3.19 Codificadores de vídeo
I.3.20 Conversor A/D
I.3.21 Generadores de señal
I.3.22 Diodos luminiscentes (ledes)
I.3.23 Visualizadores de siete segmentos
I.3.24 Semipuente cuádruple
I.3.25 Interruptor de palanca basculante
I.3.26 Herramienta de simulación para el diseño electrónico
I.4 Enlaces web de interés

J. Acrónimos

K. Material suplementario

Índice

Vázquez, del Real, Javier. Circuitos lógicos Digitales 4ed, Marcombo, S.A., 2024. ProQuest Ebook Central, http://ebookcentral.proquest.com/lib/bibliotecausta-ebooks/detail.action?docID=31317806.
Created from bibliotecausta-ebooks on 2025-10-28 14:30:06.